




عملي

2



11



1320 sp

كلية الهندسة المعلوماتية

السنة الثالثة

Control Unit Design

(1)

د. عملي مشترك



RB Informatics; 2025/11/16

بنیان الحواسيب 2

الآلات منتهية الحالات (FSM):


هي نموذج يستخدم لتصميم الدارات التتابعية، وتتألف من عدد محدود من الحالات، وتكون الآلة في حالة واحدة فقط في وقت واحد، وتنتقل من حالة إلى أخرى وفقاً لتابع يدعى تابع الانتقال Transition Function وذلك عند تفعيل حدث ما أو شرط.

يستخدم في العديد من البرمجيات والعتاديات، مثلاً في بناء المترجمات Compilers، وبرمجيات استكشاف النصوص وصفحات الويب، ومسحها للبحث عن كلمة أو البحث عن تعاقب عدة كلمات محددة، وفي برمجيات التحقق من أداء الأنظمة مثل بروتوكولات الاتصالات أو بروتوكولات التبادل الآمن للمعلومات، وغيرها..

تذكرة: ما هي الدارات التتابعية؟

الدارات التتابعية = دارات تركيبية + ذاكرة

Sequential = Combinational + Memory



تقوم عناصر الذاكرة بحفظ الحالات حيث أن عدد القلايات يساوي عدد البتات اللازمة لترميز كل الحالات

مثال: كم عدد القلايات التي أحتاجها لترميز 10 حالات؟

الجواب: 4 قلايات

■ قانون:


$$(K) \text{ Flip-Flop} = (2^k) \text{ States}$$

مراحل تصميم الآلة منتهية الحالات FSM:

1. فهم المسألة المطلوبة وتحديد المداخل والمخارج والحالات التي يمر بها النظام
2. ترميز الحالات وتحديد عدد القلايات اللازمة واختيار نوع القلاب
3. رسم مخطط الحالات State Transition Diagram
4. كتابة جدول الانتقالات/الخروج State Transition\Output Table
5. استخدام جداول كارنوف لاستنتاج معادلات الحالات المستقبلية، واستنتاج معادلات الخروج
6. رسم الدارة النهائية حسب المعادلات السابقة

مثال:

بفرض لدينا مخطط الحالة التالي لنظام معين، ما عدد القلايات اللازمة في تصميم الدارة النهائية له؟



شرح الرسم:

الحالات الموجودة على الرسم هي S_0, S_1, S_2, S_3
الحالة الابتدائية S_0 :

إذا كان الدخل (In) يساوي 0 يعود إلى نفسه

إذا كان الدخل (In) يساوي 1 ينتقل إلى الحالة S_1
الحالة S_1 :


إذا كان الدخل (In) يساوي 0 يعود إلى الحالة S_0

إذا كان الدخل (In) يساوي 1 ينتقل إلى الحالة S_2
الحالة S_2 :

إذا كان الدخل (In) يساوي 0 يعود إلى الحالة S_0

إذا كان الدخل (In) يساوي 1 ينتقل إلى الحالة S_3
وهكذا...

■ القيم على الأسهم هي الانتقالات للحالات عند كل من 0 و 1

الجواب:

بما أن عدد الحالات 4 فيلزم لترميزهم 2Bits أي تحتاج قلايين 2Flip-Flop

أنماط العنونة

1. العنونة بالسجل Register Addressing:

معامل التعليم عبارة عن سجل
مثال:

$Add \$R1, \$R2, \$R3 \Leftrightarrow \$R1 = \$R2 + \$R3$

جمع محتويات السجلين $R2, R3$ ووضع الناتج في السجل $R1$

• نلاحظ أن المعاملات عبارة عن سجلات -> التعليم من نوع العنونة بالسجل

2. العنوان الفورية Immediate Addressing:

معامل التعليمه عدد ثابت ضمن التعليمه

مثال:

 $Addi \$R1, \$R2, 20 \Leftrightarrow R1 = R2 + 20$

جمع القيمة الفورية 20 مع قيمة السجل R2 ووضع الناتج في السجل R1

- نلاحظ أنه يوجد قيمة فورية في التعليمه -> التعليمه من نوع العنوان الفورية


3. العنوان المباشرة Direct Addressing:

معامل التعليمه عبارة عن عنوان موقع في الذاكرة، مثال:

 $Add_D \$R, [200h]$

سنذهب للعنوان 200h ونجمع محتوى العنوان مع محتوى السجل R

بالتالي سيتم جمع القيمة 20 مع محتوى السجل R



ملاحظة:

نرمز إلى أن الرقم بالنظام الست عشر بالطرق الثلاث الآتية:

بوضع h بجانبه 200h

بوضع 0x أول الرقم 0x200


بوضعه بين قوسين وأسفل القوس الرقم $(200)_{16}$

4. العنوان غير المباشرة Indirect Addressing:

معامل التعليمه عبارة عن عنوان لعنوان موقع آخر بالذاكرة

 $Add_ID \$R, @200h$

سنذهب للعنوان 200h يوجد فيه قيمة، هذه القيمة هي عنوان آخر سنذهب إليه ونجمع قيمته مع محتوى السجل R



سنذهب للعنوان 200h ونأخذ القيمة الموجودة ضمنه (500h)

لا نجمع هذه القيمة بشكل مباشر ✗

نذهب للعنوان 500h ونأخذ القيمة الموجودة ضمنه (20)

نجمع هذه القيمة مع محتوى السجل R ✓

العنونة بالبايت والعنونة بالكلمة

1. العنونة بالبايت (Byte Addressing):

إعطاء كل بايت عنوان يدل عليه بحيث يكون عرض الذاكرة Byte

2. العنونة بالكلمة (Word Addressing):

إعطاء كل كلمة عنوان يدل عليه (قد تكون حجم الكلمة أكثر من بايت) بحيث يكون عرض الذاكرة مرتبط بعرض الكلمة

- في العنونة بالكلمة لا يمكن الوصول إلى كل بايت لأنه لا يوجد عنوان خاص لكل بايت

Word Addressing

Word	
1001	10101011101010111010101110101011
1002	10101011101010111010101110101011
1003	10101011101010111010101110101011
1004	10101011101010111010101110101011
1005	10101011101010111010101110101011
1006	10101011101010111010101110101011
1007	10101011101010111010101110101011
1008	10101011101010111010101110101011
	⋮

Byte Addressing

1001	10101011	Word
1002	10101011	
1003	10101011	
1004	10101011	
1005	10101011	Word
1006	10101011	
1007	10101011	
1008	10101011	
	⋮	

1. ما هو نوع عنوان الذاكرة في كل من الشكلين التاليين؟

Address	Contents of memory			
0x0014	1011 1110	1000 1111	0000 1111	1000 1100
0x0010	1011 1111	0111 0101	0111 1100	0001 0000
0x000c	1011 1111	0100 0001	1011 1101	1100 1111
0x0008	0011 1110	0001 0000	1000 0001	1100 0011
0x0004	0011 1111	0110 1000	1100 0111	1011 0111
0x0000	0011 1111	0101 0111	0110 1010	1010 0100

(A)

Address	Contents of memory			
0x0005	1011 1110	1000 1111	0000 1111	1000 1100
0x0004	1011 1111	0111 0101	0111 1100	0001 0000
0x0003	1011 1111	0100 0001	1011 1101	1100 1111
0x0002	0011 1110	0001 0000	1000 0001	1100 0011
0x0001	0011 1111	0110 1000	1100 0111	1011 0111
0x0000	0011 1111	0101 0111	0110 1010	1010 0100

24 bytes of memory using 16-bit addresses

(B)

Word Addressing :B	Byte Addressing :A
--------------------	--------------------

2. بفرض كان PC=500 يشير إلى عنوان التعليمة الأولى في برنامج ما، وكلمة الذاكرة مؤلفة من 16 بت، فما هو عنوان التعليمة الثانية بفرض كانت العنوان (A) بالكلمة، (B) بالبايت؟

PC=500+2=502 :B	PC=500+1=501 :A
-----------------	-----------------


3. ما عدد كلمات الذاكرة التي يمكن عنوانها إذا كان العنوان مؤلف من 16 بت (PC = 16 bit) والعنوان بالكلمة ؟

$$PC = 16\text{Bit} \Rightarrow 2^{16} = 64\text{ K Word}$$

مسألة:

نريد تصميم معالج فيه المواصفات التالية:
عرض ممر المعطيات وكلمة الذاكرة وعرض التعليم يساوي 16 Bits، خطوط العنوان 12 Bits، والعنونة بالكلمة، وفيه السجلات الآتية:

1. سجل التعليم (Instruction Register) IR يحوي عادةً إما التعليم (Instruction)، أو رمز التعليم (Opcode) بعرض 4 Bits
 2. سجل العنوان (Address Register) AR (يحتوي عنوان الذاكرة لأي موقع تتم قراءته أو الكتابة عليه) بعرض 12 Bits
 3. سجل المعطيات (Data Register) DR (يحتوي المعطيات التي تتم قراءتها/كتابتها في الذاكرة أو يسمى MDR/MBR) بعرض 16 Bits
 4. عداد البرنامج (Program Counter) PC (يخزن عنوان التعليم التالية ليتم جلبها إلى المعالج للتنفيذ) بعرض 12 Bits
 5. سجل المراكم (Accumulator) AC (يوصل إلى أحد مداخل وحدة الحساب والمنطق ALU وإلى خرجها) بعرض 16 Bits
 6. سجل المستخدم (User Register) R بعرض 16 Bits
- التعليم مؤلفة من الحقلين:
رمز التعليم Opcode ومعامل التعليم Operand



يمكن للمعالج تنفيذ التعليمات الثمانية الآتية:

$$1. \text{MOV_R} \Leftrightarrow R \leftarrow AC$$

نسخ محتوى AC ووضعه في R

$$2. \text{ADD_R} \Leftrightarrow AC \leftarrow AC + R$$

جمع محتويات R و AC ووضعه في AC

$$3. \text{AND_D } x \Leftrightarrow AC \leftarrow M[x] \text{ and } AC$$

أخذ محتوى العنوان المباشر $M[x]$ وتنفيذ and مع AC ووضع الناتج في AC

$$4. \text{LDR_ID } x \Leftrightarrow R \leftarrow M[M[x]]$$

تحميل العنوان الغير مباشر $M[M[x]]$ في R

$$5. \text{STAC_D } x \Leftrightarrow M[x] \leftarrow AC$$

تخزين محتوى السجل AC في العنوان المباشر $M[x]$

$$6. \text{JMP } x \Leftrightarrow \text{Jump to instruction at address } x$$

القفز إلى التعليم في العنوان x (قيمة فورية) أي نجعل PC هو x

7. $JMP_D\ x \Leftrightarrow$ Jump to instruction (direct address x)

القفز إلى التعليمة في العنوان الموجود في $M[x]$ أي نجلب القيمة ذات العنوان المباشر x من الذاكرة ونضعها في PC

8. $NOP \Leftrightarrow$ No Operation (Do Nothing)

لتضييع الوقت

تمرين

بفرض أن القيم الابتدائية للسجلات $AC=3$, $R=2$, $PC=40$ ومحتوى مواقع الذاكرة الابتدائية هي $M[@] = @-10$ أي $M[100] = 90$ المطلوب:
ما هي قيم السجلات AC , R , PC ومواقع الذاكرة بعد تنفيذ كل من تسلسل التعليمات التالية:

التعليمات	PC	R	AC	M[@]
40) ADD_R				
41) MOV_R				
42) AND_D 12				
43) LDR_ID 34				
44) STAC_D 36				
45) JMP 47				
46) MOV_R				
47) JMP_D 59				
48) ADD_R				
49) NOP				

الحل:

التعليمات	PC	R	AC	M[@]
40) ADD_R	$PC + 1 = 41$	2	$2 + 3 = 5$	=

العنونة بالكلمة بالتالي أضفنا واحد

لم يتم التعديل على الذاكرة

41) MOV_R	$PC + 1 = 42$	5	5	=
-----------	---------------	---	---	---

نسخ محتوى AC ووضعه في R

42) AND_D 12	PC +1 = 43	5	0	=
--------------	------------	---	---	---

$$M[12] \text{ and } 5 = 0010_2 + 0101_2 = 0$$

43) LDR_ID 34	PC +1 = 44	14	0	=
---------------	------------	----	---	---

$$M[M[34]] = 14$$

سنذهب للعنوان 34 والذي يحوي القيمة 24 التي هي عنوان آخر

سنذهب للعنوان 24 الذي يحوي قيمة 14 ونحمله في السجل R

44) STAC_D 36	PC +1 = 45	14	0	M[36] = 0
---------------	------------	----	---	-----------

خزنا القيمة 0 الموجودة في الذاكرة في العنوان 36 (العنونة فورية)

45) JMP 47	47	14	0	=
------------	----	----	---	---

قفز إلى العنوان 47 (العنونة فورية)

46) MOV_R	-	-	-	-
-----------	---	---	---	---

لم تنفذ هذه التعليمة لأننا قفزنا

إلى التعليمة التي تليها

47) JMP_D 59	49	14	0	=
--------------	----	----	---	---

عنونة مباشرة

$$M[59] = 49 \Rightarrow PC = 49$$

48) ADD_R	-	-	-	-
-----------	---	---	---	---

لم تنفذ هذه التعليمة لأننا قفزنا

إلى التعليمة التي تليها

49) NOP	50	14	0	=
---------	----	----	---	---

التعليمة لم تفعل شيء لكن لا ننس
زيادة الـ PC

في النهاية يصبح الجدول كالآتي:

التعليمة	PC	R	AC	M[@]
40) ADD_R	41	2	$2 + 3 = 5$	=
41) MOV_R	42	5	5	=
42) AND_D 12	43	5	$M[12] \text{ and } 5 = 0010_2 \text{ and } 0101_2 = 0$	=
43) LDR_ID 34	44	$M[M[34]] = 14$	0	=
44) STAC_D 36	45	14	0	$M[36] = 0$
45) JMP 47	47	14	0	=
46) MOV_R	-	-	-	-
47) JMP_D 59	49	14	0	=
48) ADD_R	-	-	-	-
49) NOP	50	14	0	=

العلم يبني بيوتًا لا
عماد لها



RTL (Register Transfer Language)

أكتب مراحل تنفيذ التعليمات الثمانية السابقة بلغة نقل السجلات

مرحلة جلب التعليمات Fetch وزيادة العداد PC, يتضمن الجلب قراءة التعليمات من الذاكرة وثم حفظها في IR ويمر بثلاث مراحل:

$$\begin{aligned} F1: AR &\leftarrow PC \\ F2: DR &\leftarrow M[AR] ; PC \leftarrow PC + 1 \\ F3: IR &\leftarrow DR(OP) ; AR \leftarrow DR(X) \end{aligned}$$

عندما نضع (;) بين تعليمتين أي أنه يقوم بتنفيذ عملية على التوازي

ملاحظة:

جميع التعليمات تمر بهذه المراحل الثلاثة لجلبها من الذاكرة.

ملاحظة: تصميم وحدة المعالجة المركزية لم ينته وستتابع بالمحاضرات القادمة



والجهل يهدم بيت العز والكرم